特許
J-GLOBAL ID:200903055834275850

PLL回路

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平4-189389
公開番号(公開出願番号):特開平6-037630
出願日: 1992年07月16日
公開日(公表日): 1994年02月10日
要約:
【要約】【目的】 電源投入時の周波数引き込み時間を短縮する。【構成】 周波数ロック時の電圧制御発振器15への制御電圧Viの値を予め記憶しておくロック状態記憶回路18と、電源投入時に、ロック状態記憶回路18のデータをD/A変換器20でアナログ化して電圧制御発振器15に印加するようにしたロック状態再現回路21とを設けている。そして、位相比較器13は、1/N分周器12の出力信号frに対する1/M分周器16の出力信号fvの位相誤差に対応した位相誤差信号eを出力する機能に加えて、周波数ロックの状態を判定する機能を有し、周波数ロックはずれ時には、ロック判定信号g1 ,ロック判定信号g2 をアクティブにする。そして、第1のスイッチ17はロック判定信号g1 がアクティブになったときに開き、第2のスイッチ19はロック判定信号g2 がアクティブになったときに閉じるようにしている。
請求項(抜粋):
原発振を得るための水晶発振器と、前記水晶発振器の出力を分周する第1の分周器と、与えられた制御電圧に応じた発振周波数を有する信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する第2の分周器と、前記第1の分周器の出力信号を基準として前記第2の分周器の出力信号の位相誤差を検出し、この位相誤差に応じた制御電圧を前記電圧制御発振器に与える位相比較器と、周波数ロック時の前記電圧制御発振器への制御電圧の値を予め記憶しておくロック状態記憶回路と、電源投入時に前記ロック状態記憶回路から前記予め記憶しておいた制御電圧の値を受け取り、この受け取った値の制御電圧を前記電圧制御発振器に印加するロック状態再現回路とを備えたPLL回路。

前のページに戻る