特許
J-GLOBAL ID：200903055839700533
アクテイブマトリクス型液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-227847
公開番号（公開出願番号）：特開平5-066418
出願日： 1991年09月09日
公開日（公表日）： 1993年03月19日
要約：
【要約】【目的】TFTに欠陥が生じても、他の正常な画素と同等の表示を得られる様に、表示欠陥を救済できる液晶表示装置の画素構成を提供する。【構成】画素部6を配設した基板1と、対向電極2と、基板1と対向電極2の間に挟持された液晶層および走査側駆動回路3と信号側駆動回路4と外部コントロール回路5で構成されている。走査線7と信号線8の交点に、TFT9と冗長化されたTFT9aが設けられている。また、前段の走査線7aと画素電極10に接続された保持容量11と冗長化した保持容量11aが設けられている。一方が欠陥TFTである場合、そのTFTのドレイン電極を信号線8から切り離し、ソース電極を画素電極10から欠陥TFTを切り離すと同時に、冗長化された保持容量11aを画素電極から切り離す。これにより、W/Lと保持容量のバランスを保つことができ、欠陥TFTのない他の画素と同様な表示が得られる。
請求項（抜粋）：
一方の基板には、複数本の走査線と、前記走査線に直交した複数本の信号線と、前記走査線と前記信号線の交点に、前記走査線にゲート電極を接続し、前記信号線にドレイン電極を接続した薄膜トランジスタ素子と、前記薄膜トランジスタ素子のソース電極に接続された画素電極と、画素電極と接続された容量素子を具備し、他方の基板には、前記画素電極と対向する対向電極を形成し、前記一方の基板と前記他方の基板の間に挟持した液晶層を有するアクティブマトリクス型液晶表示装置において、前記薄膜トランジスタ素子を各画素ごとに複数個設け、前記容量素子を前記薄膜トランジスタ素子数に対応するように複数個設けたことを特徴とするアクティブマトリクス型液晶表示装置。
IPC (4件)：
G02F 1/136 500
, G02F 1/1343
, H01L 27/12
, H01L 29/784
