特許
J-GLOBAL ID：200903055850025406
半導体メモリ装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-292908
公開番号（公開出願番号）：特開平6-060640
出願日： 1992年10月30日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 本発明は半導体メモリ装置に関するもので、特にチップに複数個のロウアドレスストローブ(/RAS)信号を印加することによって、データのアクセスが高速に行なわれるようにするDRAMに関するものである。【構成】 本発明においては、複数個のピンに複数個のロウアドレスストローブ(/RAS1,/RAS2,...,/RASi)信号を各々連結し、前記各々のロウアドレスストローブ(/RAS1,/RAS2,...,/RASi)信号をデータのアクセス動作時に各々順次にアクティブ信号として印加することにより、一度のアクセスサイクルタイムの間に複数個のメモリセルアレイブロックのデータを連続的にアクセスするDRAMを提供することによって、アクセス速度が定められている条件下においても多数のランダムデータを提供し、中央処理装置(CPU)の速度性能の発展傾向とに照らして見るとき、データのアクセス速度があまりに遅延される問題を解消し、且つシステムの性能または作業能力を大幅に向上させる。
請求項（抜粋）：
各々行と列のマトリックス形態に多数個のメモリセルを有する複数のメモリアレイ群と、前記メモリアレイ群に対応する複数のストローブ信号を各々入力するための複数のストローブ信号入力端子と、外部からクロック信号を入力するためのクロック信号入力端子と、前記複数のストローブ信号を順次にアクティブさせることによって、アクティブされたストローブ信号のアクティブサイクルに対応するメモリアレイ群から前記クロック信号に同期してデータを連続的に出力する手段とを備えることを特徴とする半導体メモリ装置。
引用特許：
前のページに戻る
