FETの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-095251
公開番号（公開出願番号）：特開平8-288309
出願日： 1995年04月20日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】FETのゲート電極が形成される低濃度n型Alx Ga1-x As層の不純物濃度を一定にして、ウェハ内でゲート耐圧不良を低減する。【構成】本発明は高濃度n型Alx Ga1-x As層と低濃度Alx Ga1-x As層を順次エピタキシャル成長する場合に、高濃度n型Alx Ga1-x As層の成長中に低濃度のドーピングを行なうためのSi分子線源のシャッタを開放し、低濃度n型AlGaAs層が成長される時にはSi分子線が一定になるようにして低濃度n型AlGaAs層を成長する。リセスエッチング量がばらついてもゲート耐圧のばらつきを改善できる。

請求項（抜粋）：

結晶基板上にノンドープ半導体層でなるチャネル層を形成し、前記ノンドープ半導体層とヘテロ接合をなすキャリア供給層として所定濃度にドーピングされた一導電型の第1の半導体層及びこれより低濃度にドーピングされた同じ導電型の第2の半導体層をMBE法により順次に形成し、前記第2の半導体層にショットキー接合するゲート電極を形成するFETの製造方法において、第1の不純物分子線源のシャッタを開放してドーピング用の不純物を供給しつつ前記第1の半導体層の形成を行なう期間中に第2の不純物分子線源のシャッタを開放してドーピング用の不純物の供給を開始し、次に前記第1の不純物分子線源のシャッタを閉じることによって連続的に前記第2の半導体層の形成を行なうことを特徴とするFETの製造方法。

IPC (4件)：

H01L 21/338 , H01L 29/812 , H01L 21/203 , H01L 29/41

FI (3件)：

H01L 29/80 F , H01L 21/203 M , H01L 29/44 C

前のページに戻る