特許

J-GLOBAL ID：200903055881084508

プログラマブル遅延発生器およびこれを用いた応用回路

発明者： 野坂 秀之 ,  皆川 晃 ,  山口 陽 ,  山岸 明洋
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-015495
公開番号（公開出願番号）：特開平11-284497
出願日： 1999年01月25日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】 回路定数の調整が不要であり、分子分母の両者が設定可能な分数の遅延時間を高精度で発生させることができるプログラマブル遅延発生器と、無調整で低スプリアスな出力信号を発生させることができる周波数シンセサイザを実現する。【解決手段】 プログラマブル遅延発生器は、設定データKに比例した閾値電圧Vk を発生させる閾値電圧発生回路と、設定データSに比例したランプ波電圧Vs を発生させるランプ波発生回路を同一の回路構成で実現し、分数K/Sの遅延時間を発生させ、かつ両回路の回路定数が遅延時間に与える影響を相殺する。また、閾値電圧発生回路およびランプ波発生回路の動作を外部クロックに同期させる。周波数シンセサイザは、本発明のプログラマブル遅延発生器をダイレクトディジタルシンセサイザにおける位相補間の手段として用いる。更にプログラマブル遅延発生器の応用回路として逓倍器、デューティ比変換回路、及びPLL周波数シンセサイザが可能である。

請求項（抜粋）：

外部から入力される設定データに対応した最終到達電位及び該電位に到達するまでの電位勾配を提供する、同じ回路構成で、共通の外部クロックにより動作する第一及び第二のランプ波発生回路と、第一のランプ波発生回路の出力(Vs )と第二のランプ波発生回路の出力(Vk )を比較し、両者が一致したときに出力パルスを発生する比較回路とを有し、第一のランプ波発生回路に所定の時刻(t0 )に第一の設定データ(S)を設定して第一のランプ波電圧(Vs )を発生させ、第二のランプ波発生回路に前記所定の時刻より少なくとも1クロック時間(T)だけ先行して第二設定データ(K)を設定して該設定データに対応する閾値電圧(Vk )を発生させ、前記比較回路は前記所定の時刻からの遅延時間(td)が第一及び第二の設定データの比に比例する遅延した出力パルスを発生することを特徴とするプログラマブル遅延発生器。

IPC (3件)：

H03K 5/135 ,  H03K 5/00 ,  H03K 5/04

FI (4件)：

H03K 5/135 ,  H03K 5/04 ,  H03K 5/00 F ,  H03K 5/00 M