特許

J-GLOBAL ID：200903055882503326

半導体装置

発明者： 和田 敦夫
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-185885
公開番号（公開出願番号）：特開平8-051198
出願日： 1994年08月08日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】 パンチスルー現象の発生を抑制する。【構成】 MOSFETのソース15とドレイン16との間のシリコン基板11の表面近傍であって、その内部にシリコン酸化膜17を形成し、シリコン酸化膜17の直上のシリコン基板11表面上にゲート酸化膜14とゲート電極13とを順次形成する。シリコン酸化膜17が、ドレイン16側から広がったドレイン空乏層がソース15側へ広がることを抑える障壁となり、ソース空乏層とドレイン空乏層がつながってパンチスルー現象が起こることを抑制する。

請求項（抜粋）：

一導電型の半導体基板上に離間して形成された逆導電型の一対の拡散層と、前記一対の拡散層と、隣りの一対の拡散層に挟まれた前記半導体基板内に形成された第一の絶縁膜と、前記半導体基板上に順次形成された第二の絶縁膜および導電膜とを備えた半導体装置。