特許
J-GLOBAL ID:200903055884961038

MOSトランジスタ敷居値補償回路、フリップフロップ型センスアンプ及び半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 松本 眞吉
公報種別:公開公報
出願番号(国際出願番号):特願平8-303253
公開番号(公開出願番号):特開平10-149678
出願日: 1996年11月14日
公開日(公表日): 1998年06月02日
要約:
【要約】【課題】敷居値補償動作時の消費電流を低減する。【解決手段】nMOSトランジスタ21のドレインDとゲートGとの間にスイッチ素子SW1が接続され、ゲートGにコンデンサC1が接続され、電源供給線VccとドレインDとの間にコンデンサC2とスイッチ素子SW2とが直列接続されている。制御回路10は、敷居値補償時において、スイッチ素子SW1及びSW2をオンにし、次いでスイッチ素子SW2をオフにし、次いでスイッチ素子SW1をオフにする。
請求項(抜粋):
MOSトランジスタの敷居値を補償する回路において、該MOSトランジスタのドレインとゲートとの間に接続された第1スイッチ素子と、該ゲートに接続された第1コンデンサと、電源供給線と該ドレインとの間に直列接続された第2コンデンサ及び第2スイッチ素子と、敷居値補償時において、該第1スイッチ素子及び該第2スイッチ素子をオンにし、次いで該第2スイッチ素子をオフにし、次いで該第1スイッチ素子をオフにする制御回路と、を有することを特徴とするMOSトランジスタ敷居値補償回路。
IPC (4件):
G11C 11/409 ,  G11C 11/419 ,  H03K 3/356 ,  H03K 17/30
FI (4件):
G11C 11/34 353 A ,  H03K 17/30 E ,  G11C 11/34 311 ,  H03K 3/356 Z
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る