特許

J-GLOBAL ID：200903055888659468

半導体装置の製造方法

発明者： 筧 達也 ,  三島 康由 ,  松本 紀久 ,  大堀 達也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-062950
公開番号（公開出願番号）：特開平9-260667
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】 半導体装置の製造方法に関し、LDD構造等を形成する際に、製造工程を簡略化し、リーク電流を低減する。【解決手段】 ゲート絶縁膜3を、ゲート電極4及びゲート電極用レジストパターン5をマスクとしてエッチングしたのち、ゲート電極4に陽極酸化処理を施し、少なくともゲート電極4の側面に陽極酸化膜6を形成する。

請求項（抜粋）：

ゲート絶縁膜をゲート電極及びゲート電極用レジストパターンをマスクとしてエッチングしたのち、前記ゲート電極に陽極酸化処理を施し、少なくとも前記ゲート電極の側面に陽極酸化膜を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 29/78 617 W ,  H01L 29/78 616 A