特許

J-GLOBAL ID：200903055903132447

半導体チップの実装方法とその実装体

発明者： 別所 芳宏 ,  江田 和生
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-051249
公開番号（公開出願番号）：特開平9-246323
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 半導体チップをフェースダウンで回路基板に実装した半導体チップの実装体において、微細な電極ピッチを有する半導体チップを容易に回路基板に実装する。【解決手段】 半導体チップ5をフェースダウンで回路基板1に導電性接着剤による接合層8を用いて実装する半導体チップ5の実装体において、回路基板1の端子電極2部に突起電極3を備えることにより、半導体チップ5の表面のパッシベーション膜7が厚い場合でも容易に微細なピッチで半導体チップ5の電極パッド6と回路基板1の端子電極2を接続できる。

請求項（抜粋）：

半導体チップをフェースダウンで回路基板上の端子電極部に実装する半導体チップの実装方法であって、前記回路基板上の端子電極部に突起電極を形成する工程と、前記半導体チップの電極パッドと前記突起電極とを導電性接着剤を介して電気的に接続させる工程とからなることを特徴とする半導体チップの実装方法。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/321

FI (4件)：

H01L 21/60 311 S ,  H01L 21/92 602 B ,  H01L 21/92 602 G ,  H01L 21/92 604 J