特許

J-GLOBAL ID：200903055904059158

情報処理システム

発明者： 茅野 圭三 ,  細島 満蔵 ,  櫛谷 和浩 ,  中野 伸一 ,  竹腰 晋
出願人/特許権者： 株式会社東芝 ,  東芝コンピュータエンジニアリング株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-013032
公開番号（公開出願番号）：特開平9-204311
出願日： 1996年01月29日
公開日（公表日）： 1997年08月05日
要約：

【要約】【課題】割り込み要因が発生したデバイスからCPUへの割り込みステータス通知が他のデバイスに影響を及ぼすことなく効率的に行えるようにする。【解決手段】デバイス106にて割り込み要因が発生する毎に、その割り込み要因をCPU103に通知するための割り込みステータスをFIFOバッファ110に書き込む。FIFOバッファ110に一定量の割り込みステータスが溜まると、DMAC111にDMA要求が出される。するとDMAC111は、メモリバス101の使用権を取得した後、FIFOバッファ110に溜まっている全ての割り込みステータスをDMAにより共有メモリ102にバースト転送し、続いてCPU103に割り込み要求を出す。するとCPU103は、メモリバス101の使用権を取得した後、共有メモリ102にリードアクセスし、複数回の割り込み要因発生回数分の割り込みステータスを読み込む。

請求項（抜粋）：

割り込み要因が発生したデバイスからの割り込みステータスをメモリバスに接続された共有メモリを介してCPUに通知する情報処理システムにおいて、システム内の所定のデバイスに対応して設けられ、当該デバイスで割り込み要因が発生した際に生成される割り込みステータスを当該デバイスから受け取って一時保持するための記憶手段と、この記憶手段に保持された割り込みステータスが一定量に達した場合に、当該記憶手段に保持されている全ての割り込みステータスをDMA(ダイレクトメモリアクセス)により前記メモリバスを介して前記共有メモリへバースト転送するDMA制御手段とを具備することを特徴とする情報処理システム。

IPC (2件)：

G06F 9/46 311 ,  G06F 13/24 310

FI (2件)：

G06F 9/46 311 Z ,  G06F 13/24 310 E