特許
J-GLOBAL ID：200903055905011574
カラールックアップテーブルのためのメモリ、回路およびメモリセル
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-229499
公開番号（公開出願番号）：特開平5-265421
出願日： 1992年08月28日
公開日（公表日）： 1993年10月15日
要約：
【要約】 (修正有)【目的】ディスプレイシステムのためのカラールックアップテーブル用集積回路メモリに関し、その速度の改良、サイズの低減、製造の歩留まりの増大をはかる。【構成】カラールックアップテーブル15のための集積回路メモリ10は100または>200MHz以上でピクセルのための色を識別するデータを読出すためのビデオポートおよび経路11,12,13,14をおよびメモリ中の場所において色を識別するデータを読出しおよび書込むためのCPUポートおよび経路25,26,27,28を有する。各メモリセルは真および補の端子を有するフリップフロップを含む。CPUポートは2つのパストランジスタを含み、ビデオポートは分離された検知端子および2つのトランジスタを含む。各メモリセルおよびメモリセルアレイのレイアウト構成は、複数個のメモリセルから同一のチャネル型のトランジスタが単一の大きいウェル中で形成され、かつ隣接するメモリセルがコンタクトを共有することを許容する。
請求項（抜粋）：
ディスプレイシステムの集積回路上のカラールックアップテーブルのためのメモリであって、システムは画素の色を識別するデータを読出すための第1のアクセス経路と、メモリ中の場所で色を識別するデータを読出しかつ書込むための第2のアクセス経路とを有し、第1のアクセス経路にデータを交信するために接続されたビットラインとワードラインとの第1のセットと、第2のアクセス経路へ、およびそれからデータを交信するために接続されたビットラインとワードラインとの第2のセットと、メモリセルのアレイとを含み、各メモリセルは、少なくともアレイのサブセットで第1のセットの1つのビットラインとワードラインとに接続されたシングルエンドポートと、第2のセットの少なくとも1つのビットラインとワードラインとに接続された第2のポートとを含み、さらにメモリセルの少なくとも1つのシングルエンドポートに接続されてメモリセルの少なくとも1つにストアされた値を表わす電流を受けるシングルエンドセンスアンプを含む、メモリ。
IPC (5件)：
G09G 5/06
, G06F 15/64 450
, G06F 15/66
, G09G 5/00
, H01L 27/11
