半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323390
公開番号（公開出願番号）：特開2000-150634
出願日： 1998年11月13日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】異なる深さの溝型分離領域を簡潔な製造工程で形成し、かつ半導体装置の信頼性をより確実なものとする。【解決手段】シリコン酸化膜等の下敷膜104及びシリコン窒化膜等のマスク材105を形成した半導体基板101に幅の異なる溝103a,103bを設ける。次に、狭幅の溝103aが充填される程度にシリコン酸化膜等の絶縁膜を全面に堆積させる。このとき、広幅の溝103bの中央部には未堆積部分が残っている。次に、溝103b内において半導体基板101が露出するまで、基板101表面に垂直にエッチバックを行う。次に、溝103a,103b内に残存した絶縁膜106a,106bをマスクとして基板101表面に垂直に異方性エッチングを行って、溝103bがさらに深い底部103cを有するようにする。その後、溝103bのうちの未堆積部分に絶縁膜を堆積させ、表面を平坦化する。

請求項（抜粋）：

表面を有する半導体基板の前記表面に、第1の幅を有する第1の開口部及び前記第1の幅よりも大きな第2の幅を有する第2の開口部をもつマスク材を形成する第1の工程と、前記マスク材をマスクとしてエッチングを行い、前記半導体基板のうち前記第1の開口部に露出した部分に第1の深さを有する第1の溝と、前記第2の開口部に露出した部分に前記第1の深さを有する第2の溝とを形成する第2の工程と、前記第1の溝を完全に埋設し、前記第2の溝の中央部に空隙を残しつつ、前記第2の工程で得られた前記半導体基板の全面に等方的に第1の絶縁膜を積層する第3の工程と、前記第1の絶縁膜をエッチバックし、前記第2の溝の前記中央部に前記半導体基板を露出させつつ前記第2の溝に側壁として前記第1の絶縁膜を残置する第4の工程と、前記側壁をマスクとして前記半導体基板をエッチングすることにより、前記第2の溝の内部に、前記第2の幅より小さい第3の幅と前記第1の深さよりも大きい第2の深さとを有する第3の溝を形成する第5の工程と、前記第5の工程で得られた前記半導体基板の全面に、前記第1の絶縁膜よりも優れた段差被覆性を持つ第2の絶縁膜を積層し、前記第3の溝を埋設する第6の工程と、前記第6の工程で得られた前記半導体基板に対し平坦化処理を施すことで、前記半導体基板から見て前記マスク材よりも遠くに存在する前記第2の絶縁膜を除去し、前記第1,第2及び第3の溝にのみ前記第1及び第2の絶縁膜を残す第7の工程とを備える半導体装置の製造方法。

IPC (2件)：

H01L 21/76 , H01L 21/762

FI (2件)：

H01L 21/76 L , H01L 21/76 D

Fターム (12件)：

5F032AA34 , 5F032AA40 , 5F032AA44 , 5F032AA66 , 5F032AA67 , 5F032AA70 , 5F032AA77 , 5F032AA78 , 5F032DA03 , 5F032DA04 , 5F032DA25 , 5F032DA80

前のページに戻る