特許
J-GLOBAL ID：200903055922225219
1チップ・マイクロコンピュータおよびその命令コード格納方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169700
公開番号（公開出願番号）：特開平9-022353
出願日： 1995年07月05日
公開日（公表日）： 1997年01月21日
要約：
【要約】【目的】オブジェクト効率がよくないCPUを採用する場合でも、命令コードを格納したROMのパターンサイズを抑制し、1チップ化に際してチップサイズを抑制できるコストパーフォーマンスの良いマイクロコンピュータを提供する。【構成】命令キャッシュ11から命令をフェッチするCPU10の処理動作を命令するための予めデータ圧縮された命令コードを格納したROM本体12と、ROM本体から読み出すべき命令コードが格納されている先頭位置を参照するためのタグデータを格納したタグROM13と、CPUから出力されたアドレスに基づいてタグROMからタグデータを読み出し、タグデータに基づいてROM本体から命令コードを読み出すキャッシュ制御回路14と、ROM本体から読み出された命令コードを伸長して命令コードを復元し、命令キャッシュに送るデータ伸長回路13とを具備する。
請求項（抜粋）：
命令コードを取り込むための命令キャッシュと、上記命令キャッシュから命令をフェッチする中央処理ユニットと、上記中央処理ユニットの処理動作を命令するための予めデータ圧縮された命令コードを格納した圧縮命令格納ROMと、前記中央処理ユニットから出力されたアドレスに基づいて前記圧縮命令格納ROMから読み出すべき命令コードが格納されている上記圧縮命令格納ROM内の先頭位置を参照するためのタグデータを格納したタグROMと、前記中央処理ユニットから出力されたアドレスに基づいて上記タグROMからタグデータを読み出し、上記タグデータに基づいて前記圧縮命令格納ROMから命令コードを読み出すように制御するキャッシュ制御回路と、上記圧縮命令格納ROMから読み出された命令コードを伸長して命令コードを復元するために設けられ、この復元した命令コードが前記命令キャッシュに取り込まれるデータ伸長回路とを具備することを特徴とする1チップ・マイクロコンピュータ。
IPC (4件)：
G06F 9/32 310
, G06F 12/04 530
, G06F 12/08 310
, G06F 15/78 510
G06F 9/32 310 J
, G06F 12/04 530
, G06F 12/08 310 Z
, G06F 15/78 510 D
