特許

J-GLOBAL ID：200903055923842408

張り合わせ半導体基板の製造方法

発明者： 渡辺 峯生 ,  原田 均 ,  菅原 誠
出願人/特許権者： 三菱マテリアル株式会社 ,  三菱マテリアルシリコン株式会社
代理人 (1件)： 安倍 逸郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-060337
公開番号（公開出願番号）：特開平7-245250
出願日： 1994年03月04日
公開日（公表日）： 1995年09月19日
要約：

【要約】【目的】 剥がれ等の不具合の発生をなくした張り合わせ半導体基板の製造方法を提供する。【構成】 2枚の半導体基板の各主面を熱酸化による二酸化シリコン(SiO2)膜で形成した場合は、その接合速度を1cm/秒よりも大きくする。また、各主面をシリコンで、すなわち自然酸化膜で形成すると、接合速度は1cm/秒よりも大きくする。また、主面を熱酸化膜と自然酸化膜とでそれぞれ構成した場合、その接合速度は1cm/秒より大きくする。また、2枚の半導体基板の主面のいずれか一方をポリシリコン膜で形成したとき、その接合速度を0.8cm/秒よりも大きくする。さらに、2枚の半導体基板の各主面をポリシリコン膜で形成し、その接合速度を0.6cm/秒よりも大きくする。いずれもボイド発生を低減できる。

請求項（抜粋）：

2枚の半導体基板の主面同士を重ね合わせて1枚の張り合わせ半導体基板を製造する張り合わせ半導体基板の製造方法において、上記2枚の半導体基板の各主面の一点から接合を開始し、それらの全面を接合する場合、その接合開始から接合終了までの間の接合速度をそれらの主面の状態に対応して設定したことを特徴とする張り合わせ半導体基板の製造方法。

IPC (2件)：

H01L 21/02 ,  H01L 21/20