特許

J-GLOBAL ID：200903055929616604

半導体装置およびその製造方法

発明者： 占部 耕児
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-148068
公開番号（公開出願番号）：特開平8-018028
出願日： 1994年06月29日
公開日（公表日）： 1996年01月19日
要約：

【要約】【目的】チタンシリサイド膜を含む配線もしくは電極の信頼性、工程適合性を向上すること。【構成】多結晶シリコン膜203、窒化チタンシリサイド膜204a(バリア層)、チタンシリサイド膜205および窒化チタンシリサイド膜204b(保護層)からなるゲート電極206を形成する。204と205はいずれもチタンシリサイド合金ターゲットを用いたスパッタ法で形成する。

請求項（抜粋）：

半導体基板上の所定の絶縁膜を選択的に被覆するチタンシリサイド膜および前記チタンシリサイド膜に積層された窒化チタンシリサイド膜からなる配線もしくは電極を有することを特徴とする半導体装置。

IPC (4件)：

H01L 29/43 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/768

FI (2件)：

H01L 29/46 T ,  H01L 21/90 D