特許
J-GLOBAL ID：200903055947934648
半導体装置及びその製造方法、回路基板並びに電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：再公表公報
出願番号（国際出願番号）：JP1999003420
公開番号（公開出願番号）：WO2000-002245
出願日： 1999年06月25日
公開日（公表日）： 2000年01月13日
要約：
【要約】半導体装置の製造方法は、基板12と半導体素子20との間に熱硬化性の異方性導電材料16を介在させる第1工程と、半導体素子20と基板12との間に圧力及び熱を加えて配線パターン10と電極22とを電気的に導通させ異方性導電材料16が半導体素子20からはみ出した状態で半導体素子20との接触領域において異方性導電材料16を硬化させる第2工程と、異方性導電材料16の半導体素子20との接触領域以外の領域を加熱する第3工程と、を含む。
請求項（抜粋）：
基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第1工程と、 前記半導体素子と前記基板との間にエネルギーを加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記半導体素子との接触領域において前記接着剤の接着能を発現させる第2工程と、 前記接着剤の前記半導体素子との接触領域以外の領域にエネルギーを加える第3工程と、 を含む半導体装置の製造方法。
IPC (1件)：
前のページに戻る
