特許
J-GLOBAL ID：200903055960305781
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-186547
公開番号（公開出願番号）：特開平5-036904
出願日： 1991年07月25日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 テスト端子1本で半導体集積回路のテスト回路の設定とデータの採取とデータの採取を可能にし、ハードウェアおよびソフトウェアの簡略化、テスト時間の短縮化、およびテスト確度の向上を図る。【構成】 外部リセット信号〔外1〕の立ち下がり時のテスト端子8の入力によりテストフラグ回路7の設定を行い、これによってCPU11はテスト回路起動手順プログラムを記したROM9によってチップ上の周辺ユニット13のテスト回路制御ユニット17を起動する。テスト時の条件の設定およびデータの収集はシリアルパラレル変換回路14およびパラレルシリアル変換回路19を使用してテスト端子8よりシリアル通信で行う。
請求項（抜粋）：
テスト回路を有する半導体集積回路において、テスト信号の入力およびテスト結果の出力を行う一つのテスト端子と、入力される外部リセット信号および前記テスト端子に入力されるテスト信号を検出し、前記半導体集積回路をテスト状態にセットするテスト状態セット手段と、テスト結果を前記テスト端子から出力する出力手段とを含むことを特徴とする半導体集積回路。
IPC (3件)：
H01L 27/04
, G01R 31/318
, H01L 21/66
