特許
J-GLOBAL ID：200903056003327664
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-000710
公開番号（公開出願番号）：特開平6-236995
出願日： 1985年02月01日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】本発明の目的は内部回路にLDD構造のMOSFETを用いる半導体装置における入出力回路のMOSFETの静電破壊耐圧を向上することのできる半導体装置を提供することにある。【構成】本発明はLDD構造のMOSFETで構成された内部回路と、ボンデイングパッドに接続されるMOSFETで構成された入出力回路とを有する半導体装置の製造方法であって、その入出力回路のMOSFETのソース・ドレイン領域をサイドウォールを利用して、その内部回路のMOSFETのソース・ドレイン領域よりも深く形成することを特徴としている。【効果】内部回路のLDD構造MOSFET形成のためのサイドウォール形成プロセスを入出力回路のMOSFET形成にも適用させることで、不純物濃度が高く、かつ深いソース・ドレイン領域にもかかわらず、ゲート(電極)への廻り込みが小さく、そして濃度勾配が緩やかなとなり、ホットキャリアの発生を抑制でき、かつ静電破壊耐圧を向上することができる。
請求項（抜粋）：
半導体主面に内部回路を構成する第1導電型の第1MOSFETと、入力または出力回路を構成する第1導電型の第2MOSFETとを有する半導体装置の製造方法であって、前記主面の前記第1及び第2MOSFET形成領域にゲート電極をそれぞれ形成する工程、前記主面の第1MOSFET形成領域に第1導電型不純物を導入することによって、前記第1MOSFETのゲート電極下部に一部が廻り込む第2半導体領域を形成する工程、前記第1及び第2MOSFETのゲート電極それぞれの側部に、サイドウォールを形成する工程、前記第2MOSFET形成領域に前記ゲート電極及び前記サイドウォールを利用した第1導電型不純物の選択導入によって、前記第2MOSFETのソース及びドレイン領域として前記第2半導体領域の不純物濃度より高い不純物濃度を有する第3半導体領域を形成する工程、そのソース又はドレイン領域が前記第2半導体領域から成る前記第1MOSFETの形成領域に、前記前記ゲート電極及び前記サイドウォールを利用した第1導電型不純物の選択導入によって、前記第第2半導体領域の不純物濃度より高い不純物濃度を有する第1半導体領域を形成する工程、とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 29/784
, H01L 27/088
H01L 29/78 301 K
, H01L 27/08 102 F
