特許
J-GLOBAL ID：200903056010062439
半導体装置およびその製法
発明者：
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-217258
公開番号（公開出願番号）：特開平5-055250
出願日： 1991年08月28日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 半導体装置内に形成されるFET のソース領域とドレイン領域が、拡散速度の速い不純物拡散により形成されるばあいに、チャネル長を精度よく制御し、短チャネル化が発生しないような半導体装置およびその製法を提供する。【構成】 半導体基板上に絶縁膜を介してゲート電極を形成し、そのゲート電極の周囲に形成したサイドウォールの周囲で、前記半導体基板上に選択エピタキシャル成長層を形成し、その選択エピタキシャル成長層に打ち込まれた不純物を拡散源としてソース領域およびドレイン領域を形成するようにした。
請求項（抜粋）：
半導体基板上に絶縁膜を介して形成されたゲート電極と、該ゲート電極の周囲に形成されたサイドウォールと、前記ゲート電極の周囲で前記半導体基板の表面に不純物の拡散により形成されたドレイン領域とソース領域とからなる電界効果トランジスタを有する半導体装置であって、前記サイドウォールの周囲で前記半導体基板表面に形成された選択エピタキシャル成長層を有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/336
, H01L 29/784
