特許

J-GLOBAL ID：200903056013219940

不揮発性メモリ及びその製造方法

発明者： ジュゼッペ・クリセンツァ ,  セザーレ・クレメンティ
出願人/特許権者： エスジーエス-トムソン・マイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-240027
公開番号（公開出願番号）：特開平7-007092
出願日： 1993年09月27日
公開日（公表日）： 1995年01月10日
要約：

【要約】【目的】 低ドープ領域上のゲート領域にLDD構造を部分的に重ねた不揮発性メモリを得る。【構成】 不揮発性メモリは、基板(2)上に第1多結晶シリコン層(12)、絶縁層(13)、第2多結晶シリコン層(14)及び第3多結晶シリコン層(17)から成るゲート領域(18)を有すると共に、前記第1多結晶シリコン層(12)の下の前記基板中に埋められた第1基板領域(37,38)及び第2基板領域(26,29)を有する。

請求項（抜粋）：

半導体材料の基板(2)に集積されたデバイスを含む不揮発性メモリであって、第1方向に第1長さを有する第1多結晶シリコンのゲート領域(12)と、この第1ゲート領域に重なる絶縁材料の層(13)と、この絶縁材料の層に重なる第2多結晶シリコンのゲート領域(18)と、前記第1ゲート領域(12)に対して横へ前記基板中に埋められ且つ第1ドーピング・レベルを持つ第1基板領域(37,38)とを備えた前記不揮発性メモリにおいて、前記第2ゲート領域(18)は前記第1方向において前記第1長さよりも短い第2長さを呈し、前記デバイスは前記第1基板領域に対して横へ且つ前記第1ゲート領域(12)の下で前記基板中に埋められた第2基板領域(26,29)を含み、この第2基板領域は前記第1ドーピング・レベルより低い第2ドーピング・レベルを呈することを特徴とする不揮発性メモリ。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (2件)

• 特開平2-072671
  
• 特開平3-070180