特許

J-GLOBAL ID：200903056013845833

電界効果トランジスタ

発明者： 中本 隆博
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-212472
公開番号（公開出願番号）：特開2000-049169
出願日： 1998年07月28日
公開日（公表日）： 2000年02月18日
要約：

【要約】【課題】 より効果的にチップのサイズダウンを図ることのできる電界効果トランジスタを提供する。【解決手段】 本発明の電界効果トランジスタは、ゲートフィンガーの両端にソース及びドレインを設けてなる電界効果トランジスタであって、上記ゲートフィンガーに接続されるゲート電極パッドと、上記ソースに接続されるソース電極パッドと、上記ドレインに接続されるドレイン電極パッドとを備え、上記ソース電極パッド及びドレイン電極パッドを、エアーブリッジ構造により、上記ゲートフィンガー、ソース及びドレインよりなる活性領域上に設けたことを特徴とする。

請求項（抜粋）：

複数のフィンガーを持つゲートと、上記複数のフィンガーの各々を挟む位置に設けられる複数のソース及びドレインとで構成される電界効果トランジスタであって、上記ゲートに接続されるゲート電極パッドと、上記複数のソースの上を横切り、下面に各ソースに接続される突出部を有するソース電極用パッドと、上記複数のドレインの上を横切り、下面に各ドレインに接続される突出部を有するドレイン電極パッドとを備えることを特徴とする電界効果トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/78

FI (2件)：

H01L 29/80 L ,  H01L 29/78 301 B

Fターム (20件)：

5F040DA29 ,  5F040DB01 ,  5F040DC03 ,  5F040EB20 ,  5F040EC17 ,  5F040EC26 ,  5F040EF06 ,  5F040EF07 ,  5F102FA10 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL05 ,  5F102GS09 ,  5F102GT02 ,  5F102GV01 ,  5F102GV03 ,  5F102GV05