特許
J-GLOBAL ID：200903056015422700
マイクロコンピユータ
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-171529
公開番号（公開出願番号）：特開平5-022109
出願日： 1991年07月12日
公開日（公表日）： 1993年01月29日
要約：
【要約】【構成】ゲートに内部論理回路7のハイレベル出力ゲート信号SHを入力するしきい値vt1の絶対値が電源電圧VDより小さい低しきい値N型デプレッション型MOSトランジスタ1と、インバータ4を介して反転ゲート信号SHRをゲートに入力するP型エンハンスメント型MOSトランジスタ2とのCMOSトランジスタ8Hは、共通ドレイン接点Daを有して電源3と出力端子5との間に挿入され、ロウレベル出力ゲート信号を入力するN型エンハンスメント型MOSトランジスタ6は出力端子5と接地電位点Gの間に設けられている。【効果】製品の完成後にソフトウエア等によって出力回路が、相補型がオープンドレイン型かの回路使用の切替えを可能。
請求項（抜粋）：
一方の電源と出力端子との間に挿入された、一導電型のエンハンスメント型MOSトランジスタおよびドレイン節点が共通の逆導電型で前記電源の電圧値よりも小さいしきい値のデプレッション型MOSトランジスタとよりなるCMOSトランジスタと、前記出力端子と他方の電源との間に挿入された逆導電型のエンハンスメント型MOSトランジスタとを有する出力回路を含み、内部論理回路の出力する相反する論理値を持つゲート信号を前記CMOSトランジスタの二つのゲートにそれぞれ入力することを特徴とするマイクロコンピュータ。
IPC (3件)：
H03K 19/0175
, G06F 15/78 510
, H01L 27/088
H03K 19/00 101 F
, H01L 27/08 311 D
