特許

J-GLOBAL ID：200903056026483280

半導体装置の製造方法

発明者： 清水 聡
出願人/特許権者： 富士通カンタムデバイス株式会社
代理人 (1件)： 眞鍋 潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-306307
公開番号（公開出願番号）：特開2001-127043
出願日： 1999年10月28日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 半導体装置の製造方法に関し、互いに開口部面積の異なる複数の開口部を同時にジャストエッチングすることによりデバイスの基本特性を設計値通りに作製する。【解決手段】 被エッチング半導体層2上に異なった開口部面積を有する複数の開口部4,5を有するエッチングマスク3の各開口部4,5に、エッチング速度の開口部面積依存性を相殺する厚さの選択成長層6,7をエッチング工程前に予め選択的に成長させる。

請求項（抜粋）：

被エッチング半導体層上に異なった開口部面積を有する複数の開口部を有するエッチングマスクを設けて前記被エッチング半導体層をエッチングする半導体装置の製造方法において、前記エッチングマスクの各開口部に、エッチング速度の開口部面積依存性を相殺する厚さの選択成長層を前記エッチング工程の前に予め選択的に成長させることを特徴とする半導体装置の製造方法。

IPC (9件)：

H01L 21/3065 ,  H01L 21/205 ,  H01L 21/308 ,  H01L 29/205 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (7件)：

H01L 21/205 ,  H01L 21/308 C ,  H01L 29/205 ,  H01L 21/302 J ,  H01L 29/72 ,  H01L 29/80 F ,  H01L 29/80 H

Fターム (44件)：

5F003BB90 ,  5F003BH18 ,  5F003BM03 ,  5F003BP11 ,  5F003BP33 ,  5F003BP93 ,  5F003BP96 ,  5F003BS08 ,  5F003BZ03 ,  5F004DA06 ,  5F004DA22 ,  5F004DB19 ,  5F004DB20 ,  5F004EA32 ,  5F043AA03 ,  5F043BB07 ,  5F043DD01 ,  5F045AA04 ,  5F045AA06 ,  5F045AB09 ,  5F045AB10 ,  5F045AB32 ,  5F045AC08 ,  5F045AD11 ,  5F045AE25 ,  5F045DB02 ,  5F045HA13 ,  5F045HA14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL05 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR06 ,  5F102GT02 ,  5F102HA13 ,  5F102HA15 ,  5F102HC01 ,  5F102HC02 ,  5F102HC16