特許

J-GLOBAL ID：200903056033410736

半導体装置及びその製造方法

発明者： 善家 昌伸 ,  岡村 健司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-184282
公開番号（公開出願番号）：特開平7-045701
出願日： 1993年07月27日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】同一層次の配線間に空間を設け、配線間の寄生容量を低減させる。【構成】同一層次の配線(2)形成後、液体を用いて冷却しながら固体膜(3)を形成し、配線部分が露出するまで固体膜を除去し、固体膜上に膜収縮率の大きな疎な絶縁膜(5)を形成後、加熱等で固体膜を気化させて絶縁膜(5)を通して蒸発させて、絶縁膜(5)より膜収縮率の小さな密の絶縁膜(7)を形成する。この様にして配線間に空間6を形成する。

請求項（抜粋）：

半導体基板の所定の第1の絶縁膜の表面を選択的に被覆して形成された同一層次の複数の配線と、前記配線の表面を被覆する疎な第2の絶縁膜および前記第2の絶縁膜の表面を被覆する密な第3の絶縁膜とを有し、前記配線相互間に空間があることを特徴とする半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (3件)：

H01L 21/90 N ,  H01L 21/88 S ,  H01L 21/90 V