特許

J-GLOBAL ID：200903056033577215

スキャンフリップフロップ選択方法および順序回路

発明者： スリマット ティー チャラダハー ,  スージット デイ
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-163511
公開番号（公開出願番号）：特開平7-160752
出願日： 1994年07月15日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 最小サイズのMFVSを有する回路を生成するための回路再合成およびリタイミング方法を提供する。【構成】 部分スキャン方法は、自己ループ以外のすべてのループが切断される様に、FF依存グラフの最少フィードバック集合(MFVS)におけるスキャンフリップフロップを選択する。回路のMFVS、すなわち、除去された場合回路を非巡回とするゲートの最少数量は下界であり、多くの場合、依存グラフのMFVSよりかなり少ない。FFのみがスキャンのために考慮されるので、修正された回路においてすべての回路MFVSゲートがそれぞれ一個のスキャンされるFFを駆動する様に、FFが再配置される。再合成およびリタイミングによって、どの様な回路も、FF依存グラフMFVSが元の回路のMFVSに等しい様な等価回路に常に変換できる。

請求項（抜粋）：

順序回路の部分スキャンテストのためのスキャンフリップフロップを選択する方法において、自己ループを除き、回路中のすべてのループを切断するために回路最少フィードバック頂点集合(CMFVS)を決定するステップと、CMFVSの頂点が主入力から、または主出力への経路を有するならば、回路を修正するために、頂点に対して出力分割変形を行うステップと、回路の基本サイクルがフリップフロップよりも多くのCMFVS頂点を有するならば、CMFVS頂点の数量がその回路のフリップフロップの数量より多くならないようにサイクル分割を行うステップと、回路の部分スキャンテストのための修正されたCMFVSに従って、スキャンフリップフロップを選択するステップと、を含むことを特徴とするスキャンフリップフロップ選択方法。