特許
J-GLOBAL ID:200903056053134336
強誘電体記憶素子
発明者:
,
出願人/特許権者:
,
代理人 (1件):
森 哲也 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-177216
公開番号(公開出願番号):特開平11-026704
出願日: 1997年07月02日
公開日(公表日): 1999年01月29日
要約:
【要約】【課題】記憶保持特性に優れ信頼性が高く、且つ、微細加工可能な不揮発性メモリを提供する。【解決手段】Si単結晶基板上に形成されたトランジスタのゲート電極部分において、Si単結晶基板側からみた順で、界面制御絶縁膜及び強誘電体薄膜及び上部電極の積層構造を有する強誘電体記憶素子において、界面制御絶縁膜を酸化シリコン膜及び窒化シリコン膜の積層膜或いはこれら成分を混合した絶縁膜により形成し、さらに、強誘電体薄膜と上部電極との界面にキャリア注入阻止層を形成する。これにより、基板及び上部電極からの強誘電体薄膜へのキャリアの注入がキャリア注入阻止層及び界面制御膜によって防止されると共に、ゲート形成時のエッチングの際にはシリコン窒化物がエッチングストッパーとして作用することになり、セルフアラインによる微細な加工が可能となり、記憶保持特性に優れ且つ信頼性の高いMFIS-FETが得られる。
請求項(抜粋):
半導体単結晶基板上に形成されたトランジスタのゲート電極部分が、前記半導体単結晶基板側からみた順で、界面制御絶縁膜と強誘電体薄膜と上部電極との積層構造である強誘電体記憶素子であって、前記界面制御絶縁膜は、シリコン酸化物及びシリコン窒化物を主たる成分とすることを特徴とする強誘電体記憶素子。
IPC (4件):
H01L 27/10 451
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 27/10 451
, H01L 29/78 371
前のページに戻る