特許
J-GLOBAL ID：200903056053538712
マルチチップモジュール
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2004-160782
公開番号（公開出願番号）：特開2005-340713
出願日： 2004年05月31日
公開日（公表日）： 2005年12月08日
要約：
【課題】 マルチチップモジュールの小型化、薄型化及び放熱性、組立品質を改善する。 【解決手段】 多層基板2には半導体チップ1やチップ部品3といった各実装部品の縦、横、高さに略等しい形状のキャビティ6が個々に形成され、キャビティ6の下面と同一の面には半導体チップ1及びチップ部品3を搭載するための部品実装用パッドが形成され、さらに多層基板2の層間には回路パターンが形成されている。 半導体チップ1及びチップ部品3は、多層基板2に設けられたキャビティ6内に載置され、それぞれバンプ5及びハンダを介してキャビティ下面の接続用パッドに電気的に接続され、アンダーフィル7で半導体チップ1とバンプ5を埋めて保護し、その上に金属カバー8が多層基板2のキャビティ6以外の部分の上面にハンダ9を介して接合されている。【選択図】 図1
請求項（抜粋）：
半導体チップと、表面実装用のチップ部品と、前記半導体チップとチップ部品が実装される多層基板と、前記多層基板の上面に接合される導電部材からなるカバーとを備えたマルチチップモジュールにおいて、
前記多層基板には前記半導体チップやチップ部品といった各実装部品の縦、横、高さに略等しい形状のキャビティが部品毎にそれぞれ形成され、前記各実装部品の上面と前記カバーの裏面及び前記各実装部品の側面と前記各キャビティの側面が所定の間隙を形成し、前記各キャビティに載置された前記各実装部品の上面が略面一であることを特徴とするマルチチップモジュール。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
