特許

J-GLOBAL ID：200903056056259199

半導体装置の製造方法

発明者： 廣川 一彦 ,  小島 均 ,  横山 明弘 ,  手塚 弘明 ,  坂田 靖
出願人/特許権者： 富士ゼロツクス株式会社
代理人 (1件)： 吉田 精孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-027333
公開番号（公開出願番号）：特開平5-036600
出願日： 1991年02月21日
公開日（公表日）： 1993年02月12日
要約：

【要約】 (修正有)【目的】 アライメントマ-クが損傷することなしに、エッチバックにより基板の平坦化を行うようにした半導体装置の製造方法を提供する。【構成】 基板1上に非感光性のエッチバックレジスト層3と感光性レジスト層4を順次形成し、感光性レジスト層上を基板のアライメントマ-ク2領域にわたってマスクし露光・現像して、全領域にエッチバックレジストが存在した上でアライメントマ-ク領域のみには更に感光性レジストを残留させ、この状態でエッチバックを行うようにした。【効果】 アライメント領域は、他の領域に比べて所要のエッチング量が感光性レジスト層分だけ多くなり、よってエッチングバック中にわたってアライメント領域がエッチングから保護された上で基板が平坦化される。

請求項（抜粋）：

非感光性であって基板と同等のエッチング速度を有したエッチバックレジスト層を基板上に形成する工程と、前記エッチバックレジスト層上に感光性レジスト層を形成する工程と、前記感光性レジスト層上を基板のアライメントマ-ク領域にわたってマスクして露光・現像する工程と、前記現像後の感光性レジスト層及びエッチバックレジスト層を介してエッチバックを行う工程とを含む、ことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/027 ,  H01L 21/302

FI (2件)：

H01L 21/30 361 X ,  H01L 21/30 301 M