フラッシュ・メモリ

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-274355
公開番号（公開出願番号）：特開平6-124595
出願日： 1992年10月13日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】消去ベリファイ時間を短縮し、消去に要する時間の短縮化を図ることができると共に、過消去のセル・トランジスタが発生することのない消去を行うことができるようにする。【構成】基準電圧Vrefを「VCC-セル・トランジスタ1100〜1122に許容されている下限のしきい値」とし、ワード線WL0〜WL2=VCC、ソース線SL=VCC、nMOSトランジスタ120〜122、29=ON(ゲート電圧=VCC+Vth-n)とし、データバス13の電圧値と基準電圧Vrefの電圧値とを比較することにより、消去ベリファイを行う。

請求項（抜粋）：

消去ベリファイ時、ソースを共通のソース線に接続してなる複数のセル・トランジスタのコントロールゲートをなしている複数のワード線の全部又は一部及び前記ソース線にそれぞれ所定の電圧値以上の同一又は異なる正電圧を印加すると共に、前記複数のセル・トランジスタのドレインが接続されている複数のビット線に対応して設けられているデータバスと前記複数のビット線の全部又は一部とを接続した場合に、前記データバスの電圧を所定の基準電圧と比較して、前記複数のセル・トランジスタの全部又は一部のドレイン電圧が、前記ワード線に印加されている正電圧から前記複数のセル・トランジスタに許容されている下限のしきい値を減じた値に達しているか否かを判定する電圧判定回路を備えて構成されていることを特徴とするフラッシュ・メモリ。

前のページに戻る