特許

J-GLOBAL ID：200903056078280698

半導体装置およびその製造方法

発明者： 野田 実
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-185280
公開番号（公開出願番号）：特開平5-006960
出願日： 1991年06月27日
公開日（公表日）： 1993年01月14日
要約：

(57)【要約書】 要約書【要約】【目的】 サイドゲート電極下のn+ 層部分からnチャネルへの電子のリークを遮断して、サイドゲート効果を抑制する。【構成】 半導体装置を構成する各FETの基板中の構成部分を完全にn+ 層8で囲んで静電遮閉することにより、サイドゲート電極7下のn+ 層部分から発生した電子のnチャネル2下部への侵入を防ぐようにする。

請求項（抜粋）：

半絶縁性基板上に形成されるFETからなる半導体装置において、その多数キャリアと同じ導電型の高濃度層により、各FETの基板中の構成部分を完全に囲んでなることを特徴とする半導体装置。

IPC (5件)：

H01L 27/06 ,  H01L 21/20 ,  H01L 21/265 ,  H01L 23/14 ,  H01L 29/804

FI (4件)：

H01L 27/06 102 D ,  H01L 21/265 C ,  H01L 23/14 M ,  H01L 29/80 W