特許

J-GLOBAL ID：200903056102101414

半導体試験装置

発明者： 佐藤 洋一 ,  本田 光一
出願人/特許権者： 株式会社シバソク
代理人 (1件)： 多田 繁範
公報種別：公開公報
出願番号（国際出願番号）：特願2003-104757
公開番号（公開出願番号）：特開2004-311799
出願日： 2003年04月09日
公開日（公表日）： 2004年11月04日
要約：

【課題】本発明は、半導体試験装置に関し、例えばウエハによるMOS-FETのオン抵抗測定等に適用して、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能であって、ウエハ裏面に係る測定精度の劣化を有効に回避することができるようにする。【解決手段】本発明は、ステージ2に複数のコンタクトピン4を設けると共に、可動するコンタクト片5F、5Sによりコンタクトピン4を選択的に押圧し、このコンタクト片5F、5Sに対応する特定部位でコンタクトピン4を半導体ウエハの裏面に当接させる。【選択図】 図1

請求項（抜粋）：

ステージに半導体ウエハを保持し、前記半導体ウエハに形成されたチップの特性を試験する半導体試験装置において、 相互に絶縁されて所定ピッチにより前記ステージに保持され、背面側からの押圧により、前記半導体ウエハの裏面に先端が当接する複数のコンタクトピンと、 前記ステージの背面にて、前記半導体ウエハを保持する面に沿って可動して、対向する部位に設けられた前記コンタクトピンを押圧するコンタクト片と を備えることを特徴とする半導体試験装置。

IPC (4件)：

H01L21/66 ,  G01R1/073 ,  G01R31/26 ,  G01R31/28

FI (4件)：

H01L21/66 B ,  G01R1/073 A ,  G01R31/26 J ,  G01R31/28 K

Fターム (23件)：

2G003AA10 ,  2G003AG04 ,  2G003AG13 ,  2G003AH05 ,  2G011AA02 ,  2G011AA12 ,  2G011AC14 ,  2G011AC31 ,  2G011AE03 ,  2G011AF07 ,  2G132AA00 ,  2G132AB01 ,  2G132AD03 ,  2G132AE03 ,  2G132AF07 ,  2G132AL11 ,  4M106AA01 ,  4M106AA02 ,  4M106AB01 ,  4M106BA01 ,  4M106CA10 ,  4M106DD06 ,  4M106DJ02