特許
J-GLOBAL ID:200903056104296441
分割適応利得設定を有するデュアルHアーキテクチャを利用するエコーキャンセラ
発明者:
,
出願人/特許権者:
代理人 (1件):
石田 敬 (外4名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-521637
公開番号(公開出願番号):特表2002-502137
出願日: 1998年11月13日
公開日(公表日): 2002年01月22日
要約:
【要約】エコーキャンセラ回路(25)が示される。エコーキャンセラ回路(25)には、呼の間に発生するエコー応答をシミュレートする適応タップ係数を有するデジタル・フィルタ(30)が含まれる。適応タップ係数は平均二乗処理を使用して呼の間に更新される。タップ・エネルギー検出器も利用される。タップ・エネルギー検出器は高エネルギーを有するタップのグループを特定し、低エネルギーを有するタップのグループから分割する。高エネルギー・タップ・グループは低エネルギー・タップ・グループより数が多い。高エネルギー・タップ・グループは、最小二乗処理を使用して低エネルギー・タップ・グループと別に適応される。またさらに、高エネルギー・タップ・グループは適応利得定数aを使用して適応され、低エネルギー・タップ・グループは適応利得定数a’を使用して適応されるが、この際a>a’である。
請求項(抜粋):
エコーキャンセラ回路であって、 呼の間に発生するエコー応答をシミュレートする適応タップ係数を有するデジタル・フィルタであって、前記適応タップ係数が最小二乗処理を使用して前記呼の間に更新されるデジタル・フィルタと、 高エネルギーを有するタップのグループを特定し、低エネルギーを有するタップのグループから分割するタップ・エネルギー検出器であって、前記高エネルギー・タップ・グループの数が前記低エネルギー・タップ・グループより多く、前記高エネルギー・タップ・グループが前記最小二乗処理を使用して前記低エネルギー・タップ・グループと別に適応されるタップ・エネルギー検出器とを備えるエコーキャンセラ回路。
IPC (4件):
H04B 3/23
, H03H 21/00
, H04M 1/58
, H04M 9/08
FI (4件):
H04B 3/23
, H03H 21/00
, H04M 1/58 Z
, H04M 9/08
Fターム (17件):
5J023DB01
, 5J023DB05
, 5J023DC07
, 5J023DD07
, 5K027AA00
, 5K027BB03
, 5K027DD10
, 5K027MM04
, 5K038AA07
, 5K038CC03
, 5K038DD08
, 5K038EE13
, 5K046HH11
, 5K046HH18
, 5K046HH44
, 5K046HH56
, 5K046HH77
前のページに戻る