特許
J-GLOBAL ID：200903056104412115
可変長符号化制御方式
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-227819
公開番号（公開出願番号）：特開平5-068243
出願日： 1991年09月09日
公開日（公表日）： 1993年03月19日
要約：
【要約】【構成】符号量計算器113は、サブバッファメモリ109〜112の合計出力を設定範囲内に抑えるため、可変長符号化器101〜104の各符号化器V1〜VNからの発生符号量を計算して各相に最適な符号化器を選び、切り替えスイッチ105〜108を制御し、サブバッファメモリ109〜112からの出力時間帯、及び多重化器114も制御する。送信用バッファメモリ115は伝送速度に同期してデータを読み出し、オーバーフロー、アンダーフローを防止するために可変長符号化器101〜104をフィードバック制御するか、ダミーを出力することでデータの出力を停止する。【効果】nブロック単位に符号量を制限するので、ブロック毎の符号量割当の自由度が1ブロック単位の場合より増加する。
請求項（抜粋）：
多相並列データを可変長符号化した後に単相に多重化し、一つの送信用バッファメモリを介して伝送路の速度と同期させる系に於いて、前記送信用バッファメモリへの入力の前に各相ともサブバッファメモリをもち、指定した速度で前記サブバッファメモリから時分割に出力し多重化したときの符号量の変動を、フィードフォワード制御により設定範囲内に抑えることを特徴とする可変長符号化制御方式。
IPC (4件)：
H04N 7/13
, H03M 7/40
, H04B 14/04
, H04N 1/413
