特許
J-GLOBAL ID：200903056141569830
半導体パッケージおよびその調製方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (5件)：
曾我 道照
, 曾我 道治
, 古川 秀利
, 鈴木 憲七
, 梶並 順
公報種別：公表公報
出願番号（国際出願番号）：特願2002-566524
公開番号（公開出願番号）：特表2004-530288
出願日： 2002年01月17日
公開日（公表日）： 2004年09月30日
要約：
各集積回路が多数のボンドパッドを有する、少なくとも一つの集積回路を含む活性表面を有するウェーハーと、活性表面を覆っている硬化したシリコーン層を含む半導体パッケージ。但し、各ボンドパッドの少なくとも一部は、シリコーン層により覆われていない。シリコーン層は本発明の方法により調製される。
請求項（抜粋）：
(i)フィルムを形成するために基盤の表面に、
(A)一分子あたり平均少なくとも2つのシリコンに結合したアルケニル基を含有する有機ポリシロキサンと、
(B)組成物を硬化するのに充分な濃度において、一分子あたり平均少なくとも2つのシリコンに結合した水素原子を含有する有機シリコン化合物と、
(C)光活性ヒドロシリル化触媒の触媒量と、
を含むシリコーン組成物を適用する段階と、
(ii)表面の一部を覆っている無露光領域及び表面の残部を覆っている露光領域を有する部分的に露光したフィルムを製造する為に150〜800nmの波長を有する放射光にフィルムの一部をさらす段階と、
(iii)露光領域が現像溶媒に実質的に不溶解となり、そして無露光領域が現像溶媒に溶解できるようになる時間のあいだ、部分的に露光したフィルムを加熱する段階と、
(iv)現像溶媒で加熱したフィルムの無露光領域を除去して、パターン化フィルムを形成する段階と、
(v)硬化したシリコーン層を形成するのに充分な時間のあいだ、パターン化フィルムを加熱する段階と、
により特徴付けられた、パターン化フィルムを製造する方法。
IPC (2件)：
FI (2件)：
H01L23/12 501P
, H01L23/14 R
