特許

J-GLOBAL ID：200903056145252980

半導体装置及びその製造方法

発明者： 浅尾 吉昭
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-166971
公開番号（公開出願番号）：特開2001-352046
出願日： 2000年06月05日
公開日（公表日）： 2001年12月21日
要約：

【要約】【課題】 周辺回路部のトランジスタの電流駆動能力を維持したまま、メモリセル部の情報転送用トランジスタのGIDLを抑制することを目的とする。【解決手段】 メモリセル部におけるMOSトランジスタのゲート後酸化膜を周辺回路部におけるMOSトランジスタのゲート後酸化膜よりも厚くする。また、周辺回路部において高耐圧性が必要なMOSトランジスタのゲート後酸化膜を高耐圧が必要でないMOSトランジスタのゲート後酸化膜よりも厚くする。

請求項（抜粋）：

半導体基板上のメモリセル部に形成された情報転送用の第1のMOSトランジスタと、前記第1のMOSトランジスタのソース/ドレイン領域と電気的に接続された情報蓄積用のキャパシタと、前記半導体基板上の周辺回路部に形成された第2のMOSトランジスタと、を具備し、前記第1のMOSトランジスタを構成するゲート電極の側面に形成された後酸化膜の厚さが、前記第2のMOSトランジスタを構成するゲート電極の側面に形成された後酸化膜の厚さよりも、厚いことを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8234 ,  H01L 27/088

FI (4件)：

H01L 27/10 681 F ,  H01L 27/08 102 C ,  H01L 27/10 621 Z ,  H01L 27/10 625 A

Fターム (26件)：

5F048AA01 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BF15 ,  5F048BG14 ,  5F048DA23 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F083AD17 ,  5F083AD22 ,  5F083JA32 ,  5F083JA35 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083PR03 ,  5F083ZA04