特許
J-GLOBAL ID:200903056163405769

液晶表示装置の階調駆動回路及びその階調駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 清水 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-097438
公開番号(公開出願番号):特開平7-306660
出願日: 1994年05月11日
公開日(公表日): 1995年11月21日
要約:
【要約】【目的】 2n レベルの多階調な表示を行うことができ、かつ外部電源入力ライン数及びアナログスイッチ数の削減が可能な、低コストの液晶表示装置の階調駆動回路及びその階調駆動方法を提供する。【構成】 各表示画素を2n レベル(nは2以上の整数)の階調表示を行う液晶表示装置の階調駆動回路において、nビットの階調データを順次転送するシフトレジスタ回路21と、このシフトレジスタ回路21の内容を格納するラッチ回路22と、このラッチ回路22に格納された階調データD0〜D6と、階調制御クロック数CPGとの一致を検出する検出回路と、この検出回路の出力に応じた幅のパルスに変換するパルス幅変調回路23と、このパルス幅変調回路23の出力が、オン/オフを制御するスイッチング信号として入力され、このスイッチング信号で制御されるとともに、一方に階調基準電圧を入力し、他方に容量性負荷が接続されるアナログスイッチ25と、前記階調制御クロックCPGを2系統配置し、該2系統の階調制御クロックCPGを選択する階調制御クロック切り替えスイッチ26を具備する。
請求項(抜粋):
各表示画素を2n レベル(nは2以上の整数)の階調表示を行う液晶表示装置の階調駆動回路において、(a)nビットの階調データを順次転送するシフトレジスタ回路と、(b)該シフトレジスタ回路の内容を格納するラッチ回路と、(c)該ラッチ回路に格納された階調データと、階調制御クロック数との一致を検出する検出回路と、(d)該検出回路の出力に応じた幅のパルスに変換するパルス幅変調回路と、(e)該パルス幅変調回路の出力が、オン/オフを制御するスイッチング信号として入力され、該スイッチング信号で制御されるとともに、一方に階調基準電圧を入力し、他方に容量性負荷が接続されるアナログスイッチ回路と、(f)前記階調制御クロックを2系統配置し、該2系統の階調制御クロックを選択する階調制御クロック切り替えスイッチを具備することを特徴とする液晶表示装置の階調駆動回路。
IPC (2件):
G09G 3/36 ,  G02F 1/133 575

前のページに戻る