特許

J-GLOBAL ID：200903056167638342

半導体装置及びその製造方法

発明者： 早矢仕 学
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平11-366352
公開番号（公開出願番号）：特開2001-185698
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 電極表面が粗面化されたキャパシタを有する半導体装置及びその製造方法に関し、キャパシタの容量低下をもたらすことなく電極の表面を粗面化できるとともに、製造工程を複雑にすることがない半導体装置の構造及びその製造方法を提供する。【解決手段】 絶縁膜上にシリコン膜を形成する工程と、シリコン膜上に、表面が粗面化された粗面ポリシリコン膜を形成する工程と、エッチングに対してデポジションが相対的に強いエッチング条件を用いることにより、粗面ポリシリコン膜の凹部領域の前記粗面ポリシリコン膜及び前記シリコン膜を選択的にエッチングし、前記粗面ポリシリコン膜の表面凹凸よりも大きい表面凹凸を形成する工程とを有する。

請求項（抜粋）：

上面部分に複数の略円柱を有する第1の電極と、前記第1の電極上に形成された誘電体膜と、前記誘電体膜上に形成された第2の電極とを有するキャパシタを含むことを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3065

FI (3件)：

H01L 27/10 621 C ,  H01L 21/302 N ,  H01L 27/10 621 Z

Fターム (24件)：

5F004AA05 ,  5F004AA16 ,  5F004BA14 ,  5F004BB13 ,  5F004DA00 ,  5F004DA04 ,  5F004DA18 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB02 ,  5F004EA13 ,  5F004EA37 ,  5F004EB08 ,  5F083AD22 ,  5F083AD24 ,  5F083AD62 ,  5F083AD63 ,  5F083GA09 ,  5F083MA06 ,  5F083MA17 ,  5F083PR03 ,  5F083PR21