特許

J-GLOBAL ID：200903056169057770

半導体装置の素子領域分離構造とその形成方法

発明者： 西薗 和則
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-178901
公開番号（公開出願番号）：特開平7-037976
出願日： 1993年07月20日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】 半導体装置の素子分領域離構造とその形成方法に関し、素子分離領域のpn接合型に順方向の電圧が印加された場合でも素子領域を半導体層の他の素子領域から分離できる手段を提供する。【構成】 シリコン基板1の上の絶縁膜2の上にp型半導体層3とn型半導体層41 ,42 を形成し、その上に絶縁膜6を形成し、このp型半導体層3とn型半導体層41 ,42 の、例えば、アノード電極7とn型半導体層41 の間に形成されるショットキバリアおよびn型半導体層41 のn+ 領域8とカソード電極9からなるショットキバリアダイオード71 である素子領域を包囲する部分に、絶縁膜2に達する複数のp型半導体層51 ,52 を形成して複数のダイオードからなる素子領域分離構造を形成し、必要に応じて、一部のダイオードを短絡してサイリスタ効果を防ぎ、一部のダイオードを逆バイアスすることによって素子領域分離機能を高める。

請求項（抜粋）：

絶縁膜の上に形成された半導体層に、素子領域を包囲し該絶縁膜に達する複数のpn接合が直列に形成されていることを特徴とする半導体装置の素子領域分離構造。

IPC (5件)：

H01L 21/761 ,  H01L 27/12 ,  H01L 29/40 ,  H01L 29/41 ,  H01L 29/872

FI (4件)：

H01L 21/76 J ,  H01L 29/44 F ,  H01L 29/48 P ,  H01L 29/48 F

引用特許：

審査官引用 (3件)

• 特開昭58-021354
  
• 特開昭52-065689
  
• 特開昭61-231882