特許

J-GLOBAL ID：200903056179469457

半導体装置及びその製造方法

発明者： 小野 春彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-288521
公開番号（公開出願番号）：特開2002-100763
出願日： 2000年09月22日
公開日（公表日）： 2002年04月05日
要約：

【要約】【課題】ゲート絶縁膜に高誘電率のZrO2やHfO2のエピタキシャル成長膜を用いると、Siとの界面が熱力学的に安定であるとされるが、酸素を通しやすいために、半導体装置の製造過程における高温熱処理においてその界面でSiが酸化され、低誘電率相が形成される。また、多結晶であるため、界面に欠陥が多くデバイス特性に悪影響を与える。【解決手段】Si基板15と格子定数が一致する高誘電率単結晶エピタキシャル膜12をゲート絶縁膜に用いる。特に、C-希土構造を持つLn2O3希土類金属酸化物(Lnはランタニド元素)をSiの(001)面上にエピタキシャル成長することによりゲート絶縁膜を形成する。さらに、高誘電率単結晶エピタキシャル成長絶縁膜12上に、Si単結晶11をエピタキシャル成長させ,ゲート電極として用いることもできる。

請求項（抜粋）：

C-希土構造をもつLn2O3薄膜(Lnはランタニド元素のうちの少なくともひとつ、以下同様)をゲート絶縁膜として用いることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/316

FI (2件)：

H01L 21/316 B ,  H01L 29/78 301 G

Fターム (12件)：

5F040DB01 ,  5F040DC01 ,  5F040EC04 ,  5F040EC06 ,  5F040ED03 ,  5F040ED07 ,  5F040FC05 ,  5F058BA11 ,  5F058BC03 ,  5F058BC20 ,  5F058BJ01 ,  5F058BJ10