特許

J-GLOBAL ID：200903056181353474

半導体装置

発明者： 江間 泰示 ,  板橋 和夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-047312
公開番号（公開出願番号）：特開平5-251666
出願日： 1992年03月04日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】薄膜トランジスタを備えた半導体装置に関し、薄膜トランジスタの性能を良好に保ったままで、ゲート絶縁膜の劣化を抑えることを目的とする。【構成】絶縁膜11を挟んだ二層の半導体層10, 13をチャネル領域とするとともに、該半導体層10, 13の少なくとも下側に絶縁膜9を介して形成されたゲート電極Gp1を備えた薄膜トランジスタt21、t22を含み構成する。

請求項（抜粋）：

絶縁膜(11)を挟んだ二層の半導体層(10, 13)をチャネル領域とするとともに、該半導体層(10, 13)の少なくとも下側に絶縁膜(9)を介して形成されたゲート電極(Gp1)を備えた薄膜トランジスタ(t21、t22)を有することを特徴とする半導体装置。

IPC (2件)：

H01L 27/11 ,  H01L 29/784

FI (2件)：

H01L 27/10 381 ,  H01L 29/78 311 C