特許

J-GLOBAL ID：200903056186583214

記憶データ転送制御装置

発明者： 林 和也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願平6-282016
公開番号（公開出願番号）：特開平8-147208
出願日： 1994年11月16日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 緩衝用メモリに格納された所定バースト長のデータを有効に利用して、データ処理速度の向上が可能な記憶データ転送制御装置を実現する。【構成】 MPU1の要求データのアドレスがアドレスレジスタ12、22の格納アドレスと一致ならデータレジスタ11、21からデータがMPU1に転送される。MPU1の要求データのアドレスがレジスタ12、22のアドレスと不一致なら要求データを含む所定長データがSDRAM2からスレーブであったレジスタに格納され内容が更新されそのレジスタがマスタに設定される。以前マスタであったレジスタの内容は更新されず、MPU1の要求アドレスとレジスタ12、22の格納アドレスとが不一致の場合でもマスタであったレジスタの格納データは保存され、このデータが読みだし要求された場合、新たにSDRAM2からデータを読みださなければならないという事態を回避することができる。

請求項（抜粋）：

読みだし要求に応答して所定長のデータを出力するデータ記憶手段と、このデータ記憶手段から出力された所定長のデータを格納する複数のデータレジスタと、メインプロセッサからデータの読みだし要求があった場合、読みだし要求されたデータのアドレスと、上記データレジスタに格納されたデータのアドレスとを比較し、アドレスが一致したとき、そのアドレスのデータを格納するデータレジスタから読みだし要求されたデータをメインプロセッサに転送させ、読みだし要求されたデータのアドレスと、データレジスタに格納されたデータのアドレスとが一致しないとき、上記データ記憶手段から読みだし要求されたデータを含む所定長のデータをデータ記憶手段から読みだし、上記複数のデータレジスタのうち、所定の順序で選択した一つのデータレジスタに読みだした上記所定長のデータを格納し、格納したデータのうち、上記要求されたデータをメインプロセッサに転送するデータアドレス比較転送制御手段と、を備えることを特徴とする記憶データ転送制御装置。