特許

J-GLOBAL ID：200903056195975885

ディジタル制御位相同期発振器

発明者： 武藤 宏
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-132989
公開番号（公開出願番号）：特開平5-327489
出願日： 1992年05月26日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 中心周波数が公称周波数と異なるディジタル制御発振器を用いて位相同期発振器を構成しても、起動時に不要な位相変動が発生しないようにする。【構成】 入力端子1に入力された基準クロック信号とディジタル制御発振器6の出力クロック信号は、ディジタル位相比較器2により、両信号の位相差に応じたディジタル位相差信号を出力する。演算器3では、このディジタル位相差信号を受信し、比例制御項31から位相差に比例した第1のディジタル制御信号を出力し、同じディジタル位相差信号を積分制御項32に加えることにより、ディジタル位相差信号に非常に小さな係数を乗じて積分した第2のディジタル制御信号を出力する。第2のディジタル制御信号は不揮発性メモリ4に記憶される。加算器5はこの不揮発性メモリ4からの出力と演算器3からの第1のディジタル制御信号を加算し、ディジタル制御発振器6に制御信号を出力する。

請求項（抜粋）：

外部より与えられる入力信号と出力信号の位相を比較し両信号の位相差に応じたディジタル位相差信号を発生するディジタル位相比較器と、ディジタル位相差信号に比例した第1のディジタル制御信号を生成する演算処理と同じディジタル位相差信号を積分した第2のディジタル制御信号を生成する演算処理とを行う演算器と、第2のディジタル制御信号を記憶する不揮発性メモリと、第1のディジタル制御信号と不揮発性メモリの出力信号とを加算しディジタル制御発振器の制御信号を発生する加算器と、この制御信号に応じた周波数のクロック信号を発生するディジタル制御発振器とより成ることを特徴とするディジタル制御位相同期発振器。