パッケージ型半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (3件)：伊藤洋二 , 三浦高広 , 水野史博
公報種別：公開公報
出願番号（国際出願番号）：特願2003-352508
公開番号（公開出願番号）：特開2005-116962
出願日： 2003年10月10日
公開日（公表日）： 2005年04月28日
要約：

【課題】エミッタ電極とゲート配線層との短絡を防止し、パッケージ型半導体装置の耐久性の向上を図る。【解決手段】エミッタAl電極14とゲート配線層17との間に、ゲート配線層17と電気的に分離されたダミー配線層18を形成する。このような構成とすれば、エミッタAl電極14の表面に形成されたNiめっき層およびAuめっき層がスライドしたとしても、ダミー配線層18によりNiめっき層およびAuめっき層を受け止めることができ、エミッタAl電極14とゲート配線層17との短絡を防止することができる。【選択図】図2

請求項（抜粋）：

半導体素子が形成された半導体チップ(1)と、前記半導体チップの主表面側に形成され、前記半導体素子の第1の領域(6)と電気的に接続される主電極(14)と、前記半導体チップの主表面側に形成され、前記半導体素子の第2の領域(9)と電気的に接続され、前記第2の領域に印加される電位を制御するための制御配線層(17)と、前記半導体チップの主表面側に形成され、前記制御配線層とは電気的に分離されたダミー配線層(18)と、前記主電極の表面に形成された第1金属層(15、16)と、前記主電極、前記制御配線層および前記ダミー配線層それぞれの間に配置された保護膜(19)と、前記主電極および前記制御配線層の少なくとも一部を覆うように形成され、前記金属層を介して前記主電極と電気的に接続された金属ブロック(24)とを備え、前記半導体チップ、前記主電極、前記制御配線層、前記ダミー配線層および前記金属ブロックがパッケージ化されてなり、前記ダミー配線層が前記第主電極と前記制御配線層との間に配置されていることを特徴とするパッケージ型半導体装置。

IPC (4件)：

H01L29/78 , H01L21/3205 , H01L21/336 , H01L23/29

FI (8件)：

H01L29/78 652L , H01L29/78 652Q , H01L29/78 653A , H01L29/78 655F , H01L21/88 S , H01L21/88 R , H01L29/78 658F , H01L23/36 A

Fターム (37件)：

5F033HH07 , 5F033HH08 , 5F033HH09 , 5F033HH13 , 5F033HH18 , 5F033HH31 , 5F033JJ01 , 5F033JJ07 , 5F033JJ08 , 5F033JJ09 , 5F033JJ13 , 5F033JJ18 , 5F033KK01 , 5F033MM08 , 5F033MM13 , 5F033MM21 , 5F033NN06 , 5F033NN07 , 5F033PP15 , 5F033PP19 , 5F033PP28 , 5F033QQ08 , 5F033QQ09 , 5F033QQ19 , 5F033QQ37 , 5F033RR22 , 5F033UU03 , 5F033VV00 , 5F033VV01 , 5F033XX19 , 5F033XX22 , 5F033XX31 , 5F036AA01 , 5F036BA23 , 5F036BC06 , 5F036BE01 , 5F036BE06

引用特許：

出願人引用 (1件)

半導体装置
公報種別：公開公報出願番号：特願平11-333119 出願人：株式会社デンソー

前のページに戻る