特許

J-GLOBAL ID：200903056219515066

NMOS型半導体装置の製造方法

発明者： 大谷 秀樹
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-310912
公開番号（公開出願番号）：特開平9-135026
出願日： 1995年11月29日
公開日（公表日）： 1997年05月20日
要約：

【要約】【課題】 拡散層を浅く形成し、また半導体基板内の残留歪みが残らず、経時変化などを生じないようにするNMOS型半導体装置の製造方法を提供する。【解決手段】 シリコン半導体基板1にソース拡散層およびドレイン拡散層を形成するNMOS型半導体装置の製造方法において、シリコン半導体基板1のゲート酸化膜2上にゲート電極3を形成した後に、シリコン半導体基板1のソース拡散層およびドレイン拡散層を形成すべき部分にボロンを部分的に注入し、熱処理してボロンが高濃度に活性化したシリコン半導体基板1を形成し、そのシリコン半導体基板1にリンを部分的に注入し、熱処理してリンを活性化してソース拡散層4およびドレイン拡散層5を形成する。

請求項（抜粋）：

シリコン半導体基板にイオン注入バッファ用の酸化膜を形成し、前記酸化膜が形成された前記シリコン半導体基板にウェル形成,パンチスルー制御,閾値電圧調整用不純物を注入し、前記酸化膜を除去し、前記シリコン半導体基板上に新たにゲート酸化膜を形成し、前記ゲート酸化膜上にゲート電極を形成し、前記ゲート電極を形成した前記シリコン半導体基板にソース拡散層およびドレイン拡散層を形成するNMOS型半導体装置の製造方法において、前記ゲート酸化膜上にゲート電極を形成した後に、前記シリコン半導体基板のソース拡散層およびトレイン拡散層を形成すべき部分にボロンを部分的に注入し、熱処理して前記ボロンが高濃度に活性化したシリコン半導体基板を形成し、前記シリコン半導体基板にリンを部分的に注入し、熱処理して前記リンを活性化させてソース拡散層およびドレイン拡散層を形成することを特徴とするNMOS型半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265

FI (4件)：

H01L 29/78 301 P ,  H01L 21/265 A ,  H01L 21/265 Z ,  H01L 29/78 301 L