特許
J-GLOBAL ID:200903056234578279

半導体装置、及び、半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-286754
公開番号(公開出願番号):特開2002-208629
出願日: 2001年09月20日
公開日(公表日): 2002年07月26日
要約:
【要約】【課題】 半導体装置の製造過程で形成される高アスペクト比を有するトレンチを高密度プラズマ(HDP)法で埋め込むことが可能な半導体装置の製造方法を提供する。【解決手段】 半導体基板の表面上又は上方に形成された溝の内面にHDP法による第1のシリコン酸化膜の成膜をスタートする。そして、第1のシリコン酸化膜が溝の開口部を塞ぐ前に第1のシリコン酸化膜の成膜をストップする。さらに、開口部の付近に堆積した第1のシリコン酸化膜をエッチングし、溝の底に堆積した第1のシリコン酸化膜の上にHDP法で第2のシリコン酸化膜を成膜する。このことにより、溝の底に第1と第2のシリコン酸化膜を積層できる。
請求項(抜粋):
半導体基板の表面上又は上方に溝を形成する工程と、高密度プラズマ(HDP)法で、第1のシリコン酸化膜を成膜する工程と、前記溝の側面又は前記溝の開口面に堆積した前記第1のシリコン酸化膜を、前記側面又は前記開口面が露出するまで除去する工程と、前記第1のシリコン酸化膜の上と前記側面又は前記開口面の上に高密度プラズマ(HDP)法で第2のシリコン酸化膜を成膜する工程とを有することを特徴とする半導体装置の製造方法。
IPC (7件):
H01L 21/76 ,  C23C 16/40 ,  H01L 21/8247 ,  H01L 27/08 331 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (5件):
C23C 16/40 ,  H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 29/78 371 ,  H01L 27/10 434
Fターム (58件):
4K030BA40 ,  4K030BA44 ,  4K030BB13 ,  4K030CA04 ,  4K030CA11 ,  4K030DA08 ,  4K030LA15 ,  5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032AA70 ,  5F032BA02 ,  5F032CA03 ,  5F032CA17 ,  5F032CA23 ,  5F032DA03 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA26 ,  5F032DA28 ,  5F032DA30 ,  5F032DA33 ,  5F048AA04 ,  5F048AB01 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BF02 ,  5F048BF07 ,  5F048BG14 ,  5F083EP02 ,  5F083EP24 ,  5F083EP55 ,  5F083EP56 ,  5F083JA02 ,  5F083JA19 ,  5F083JA32 ,  5F083JA35 ,  5F083JA36 ,  5F083JA40 ,  5F083JA53 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR21 ,  5F083PR29 ,  5F083PR40 ,  5F101BA07 ,  5F101BA29 ,  5F101BA36 ,  5F101BD35 ,  5F101BH02 ,  5F101BH19 ,  5F101BH30
引用特許:
審査官引用 (1件)
  • 絶縁膜形成方法
    公報種別:公開公報   出願番号:特願平11-217910   出願人:三星電子株式会社

前のページに戻る