特許

J-GLOBAL ID：200903056238760519

回復可能な高速ディレクトリ・アクセス方法

発明者： ラヴィ・カマー・アライミリ ,  ジョン・スティーブン・ドッドソン ,  ジェリー・ドン・リュイス ,  ティモシー・エム・スケルガン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-097922
公開番号（公開出願番号）：特開平10-320279
出願日： 1998年04月09日
公開日（公表日）： 1998年12月04日
要約：

【要約】 (修正有)【課題】 メモリ装置の要求されたメモリ・ブロックがコンピュータ・システムのプロセッサによって用いられるキャッシュに含まれるかどうかを確認する。【解決手段】 要求されたメモリ・ブロックのアドレスが、キャッシュのキャッシュ・ディレクトリに格納された複数のアドレス・タグと比較され、同時にアドレス・タグのエラー・チェックが行われる。訂正されたアドレス・タグが、エラー・チェックで示されたエラーのあるアドレス・タグに対して供給され、要求されたメモリ・ブロックのアドレスと比較される。エラー・チェックは、アドレス・タグの一部のパリティ・チェックでもよい。アドレス・タグは冗長キャッシュ・ディレクトリに格納でき、訂正されたアドレス・タグは冗長キャッシュ・ディレクトリからの対応するアドレス・タグを置き換える。キャッシュのクリティカル検索パスからエラー・チェックを外すことによって、高速化を実現する。

請求項（抜粋）：

メモリ装置の要求されたメモリ・ブロックがコンピュータ・システムのプロセッサによって用いられるキャッシュに含まれるかどうかを確認する方法であって、前記要求されたメモリ・ブロックに関連付けられたアドレスの一部と、前記キャッシュのキャッシュ・ディレクトリに格納された複数のアドレス・タグとを比較する第1比較ステップと、前記第1比較ステップと同時に前記アドレス・タグに対してエラー・チェックを実行するステップと、前記実行するステップで示されたエラーのあるアドレス・タグに対する訂正されたアドレス・タグを供給するステップと、前記要求されたメモリ・ブロックに関連付けられたアドレスの一部と、前記訂正されたアドレス・タグとを比較する第2比較ステップと、を含む、方法。

IPC (3件)：

G06F 12/08 ,  G06F 12/08 310 ,  G06F 12/16 310

FI (4件)：

G06F 12/08 J ,  G06F 12/08 E ,  G06F 12/08 310 A ,  G06F 12/16 310 E

引用特許：

審査官引用 (1件)

• 特開昭58-006597