特許
J-GLOBAL ID:200903056249836550
クロック信号配線方式、フリップフロップ配置方式、電源配線方式及び配線方式
発明者:
,
出願人/特許権者:
代理人 (1件):
鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-190870
公開番号(公開出願番号):特開2000-021992
出願日: 1998年07月06日
公開日(公表日): 2000年01月21日
要約:
【要約】【課題】半導体集積回路における自動配置配線時に、フリップフロップとラッチ等のクロック信号配線に寄生する容量値と抵抗値に差がある為に、タイミングエラーが生じていた。このタイミングエラーを修正する為には、再度配置または配線を実施する必要があり、期待通りの遅延値を得る為には、配置配線の試行に多くの時間が必要であった。【解決手段】クロック信号配線をフリップフロップの周囲を取り囲んだ配線にして、囲まれた配線からフリップフロップまで最短グリッドを使用して配線を行う。またクロック信号配線は、他の信号配線よりも配線が太い配線幅で配線を行う。以上の事を実施することによって、前記クロック信号に寄生する抵抗値と、容量値を最少に抑えることができ、配置配線に必要な時間を減少させる事ができる。
請求項(抜粋):
半導体集積回路における論理機能ブロックを自動配置配線して設計する半導体回路中のフリップフロップ等のクロック信号配線において、使用していない配線チャネルを用い、フリップフロップ等を取り囲んだ配線からフリップフロップに対して最短距離で配線を行なう事を特徴としたクロック信号配線方式。
IPC (3件):
H01L 21/82
, H01L 27/04
, H01L 21/822
FI (2件):
H01L 21/82 W
, H01L 27/04 D
Fターム (24件):
5F038CD02
, 5F038CD05
, 5F038CD06
, 5F038CD09
, 5F038CD12
, 5F038CD13
, 5F038DF01
, 5F038EZ20
, 5F064BB19
, 5F064BB40
, 5F064DD05
, 5F064DD19
, 5F064DD22
, 5F064EE02
, 5F064EE08
, 5F064EE09
, 5F064EE12
, 5F064EE15
, 5F064EE16
, 5F064EE42
, 5F064EE43
, 5F064EE47
, 5F064EE52
, 5F064EE54
前のページに戻る