特許

J-GLOBAL ID：200903056259303126

半導体装置

発明者： 道関 隆国 ,  青山 一生
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-324856
公開番号（公開出願番号）：特開平5-160357
出願日： 1991年12月09日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】 本発明の目的は電源電圧を低電圧化した場合の論理回路の高速化を図ることができる論理回路のレイアウト方法を提供することである。【構成】 本発明は論理回路を構成する第1の電界効果トランジスタ(M1,M4 )より閾値電圧の大きい第2の電界効果トランジスタ(M2 ,M3 )のドレインの面積を論理回路を構成する第1の電界効果トランジスタの面積よりも大きくする構成である。

請求項（抜粋）：

論理回路を構成する第1の電化効果トランジスタより閾値電圧の大きい第2の電界効果トランジスタのドレインの面積を該論理回路を構成する第1の電界効果トランジスタの面積よりも大きくしたことを特徴とする半導体装置。