特許

J-GLOBAL ID：200903056275562190

メモリ装置

発明者： 白石 敦 ,  井上 学
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平10-044733
公開番号（公開出願番号）：特開平11-242632
出願日： 1998年02月26日
公開日（公表日）： 1999年09月07日
要約：

【要約】【課題】 複数個のフラッシュメモリに対する並列的な書込み処理に際して発生する書込み電流のピーク値を低減する。【解決手段】 メモリカード(1)は、電気的に書き換え可能な不揮発性メモリセルを有する複数個のフラッシュメモリ(FMa1,...)と、フラッシュメモリをアクセスするための制御手段(2,3)とを有し、制御手段は、並列的に複数個のフラッシュメモリに書込み動作をさせるとき、当該複数個のフラッシュメモリ相互間における書き込み電圧の印加タイミングをずらす。これにより、複数個のフラッシュメモリに対する並列的な書込み処理に際して発生する書込み電流のピーク値を低減することができ、電源回路の電源容量の増大を極力抑えながら、ライトインタリーブによる書込み動作時間の短縮を実現できる。

請求項（抜粋）：

電気的に書き換え可能な不揮発性メモリセルを有する複数個のフラッシュメモリと、前記フラッシュメモリをアクセスするための制御手段とを有し、前記制御手段は、並列的に複数個のフラッシュメモリに書込み動作をさせるとき、当該複数個のフラッシュメモリ相互間における書き込み電圧の印加タイミングをずらすものであることを特徴とするメモリ装置。

IPC (3件)：

G06F 12/06 515 ,  G06F 12/06 523 ,  G11C 16/02

FI (3件)：

G06F 12/06 515 H ,  G06F 12/06 523 C ,  G11C 17/00 601 D