特許

J-GLOBAL ID：200903056275911586

モ-タの制御回路

発明者： 米谷 勝也
出願人/特許権者： 株式会社芝浦製作所
代理人 (1件)： 蔦田 璋子 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-036634
公開番号（公開出願番号）：特開平5-236780
出願日： 1992年02月24日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 構成の簡略化を図ることができるモ-タの制御回路を提供することである。を提供することである。【構成】 速度偏差アップダウンカウンタ16のカウント値Aは、デジタル回路で構成されるマグニチュ-ドコンパレ-タ30に入力され、予め定める周波数のクロック信号がAND回路31,32に入力される。AND回路31,32の出力はアップダウンカウンタ33の端子UP,DNに、アップカウントあるいはダウンカウントをおこなわせる制御信号として入力される。アップダウンカウンタ33のカウント値Cは、前記マグニチュ-ドコンパレ-タ30に入力されると共に、最大値検出回路34および最大値検出回路35にそれぞれ入力され、RSフリップフロップ回路36を介して、SND回路31,32のいずれかを導通する。

請求項（抜粋）：

モ-タの回転により発生され回転速度に対応する周波数を有する速度パルスと、当該モ-タの予め定める基準速度に対応する周波数の基準パルスとの偏差を求め、当該偏差に対応するようにパルス幅変調された駆動信号を発生して、モ-タの回転速度を前記基準速度となるように制御するモ-タの制御回路において、前記速度パルスを発生する速度パルス発生手段と、前記予め定める基準速度に対応する周波数の基準パルスを発生する基準パルス発生手段と、前記速度パルスおよび基準パルスのいずれか一方が入力しているときにアップカウンドし、速度パルスおよび基準パルスのいずれか他方が入力しているときにダウンカウントしてカウント値を出力する速度偏差カウント手段と、速度偏差カウント手段の出力を前記駆動信号に変換する変換手段であって、予め定める周波数のクロック信号を発生するクロック発生手段と、速度偏差カウント手段の出力とクロック発生手段からのクロック信号とをデジタルデ-タとして大小を判定し、判定された大小関係に対応して、ハイレベルあるいはロ-レベルとなる信号を駆動信号として出力する比較手段とを備える変換手段とを含むことを特徴とするモ-タの制御回路。